目录

1 绪论.....1
1.1 背景与意义.....1
1.2 存内计算研究现状.....3
1.3 本文的主要内容.....3
1.4 论文的章节安排.....4
2 基本理论.....5
2.1 SRAM 的基本架构和工作原理.....5
2.1.1 基本架构.....5
2.1.2 6T-SRAM 的保持操作.....6
2.1.3 6T-SRAM 的读写操作.....6
2.2 写辅助电路.....8
2.3 位线复制电路.....9
2.4 存内乘法计算逻辑.....10
3 SRAM 阵列设计.....12
3.1 6T-SRAM 单元设计.....12
3.2 写辅助电路设计.....15
3.3 译码器设计.....16
3.4 带有复位端 D 主从边沿触发器设计.....17
3.5 SRAM 写驱动电路设计.....18
3.6 灵敏放大器与预充电路设计.....19
3.7 复制检测电路设计.....19
3.8 写辅助逻辑控制电路与时序.....21
4 CIM 阵列设计.....23
4.1 K 位桶形移位器设计.....24
4.2 Brent-Kung 加法树设计.....25

4.3 CIM 时序 27
5 电路仿真 29
5.1 写辅助电路仿真 30
5.2 译码器仿真 31
5.3 主从边沿触发器仿真 32
5.4 复制检测模块仿真 33
5.5 CIM 计算仿真 34
5.6 系统稳定性仿真 38
5.7 系统时序仿真 40
6 论文总结 41
7 参考文献 42

图目录

图 1.1　冯诺伊曼计算架构.....1
图 1.2　基于 3D 堆叠存储器的近存储计算架构.....2
图 1.3　存内计算架构.....2
图 2.1　SRAM 微结构图.....5
图 2.2　6T-SRAM 单元保持状态示意图.....6
图 2.3　6T-SRAM 单元的读写操作.....7
图 2.4　地线电压调节写辅助电路结构.....8
图 2.5　复制位线感知电路结构.....10
图 2.6　2 比特乘法实例.....11
图 3.1　SNM 仿真图.....13
图 3.2　RSNM 仿真图.....14
图 3.3　SNM 仿真（左图写 0，右图写 1）.....14
图 3.4　写辅助电路.....16
图 3.5　基于传输门输出控制的译码器.....17
图 3.6　带有复位的主从边沿触发器.....18
图 3.7　带三态控制的 SRAM 写驱动电路.....18
图 3.8　SRAM 读出通路中的灵敏放大器与预充电路.....19
图 3.9　复制检测电路微结构.....20
图 3.10　8 位输入数据检测电路.....21
图 3.11　复制电路写辅助判决电路.....21
图 3.12　基于复制电路检测的写辅助控制流程.....22
图 4.1　CIM 整体架构图.....23
图 4.2　任意次数左移补零桶形移位器.....24
图 4.3　带输出寄存的 Brent-Kung 加法器结构.....27
图 4.4　CIM 模块移位累加控制流程.....28

图 5.1　不同工艺角和温度下写入 0 的最低可写电压仿真结果.....29
图 5.2　不同工艺角和温度下写入 1 的最低可写电压仿真结果.....29
图 5.3　写入 0 时 STD 与 AST 最低可写电压对比 30
图 5.4　写入 1 时 STD 与 AST 最低可写电压对比 31
图 5.5　译码器时序仿真波形.....32
图 5.6　主从边沿触发器仿真波形.....33
图 5.7　复制检测模块未产生写辅助信号仿真波形.....33
图 5.8　复制模块产生写辅助激励信号仿真波形.....34
图 5.9　0.535V 条件下加法树仿真波形.....35
图 5.10　0.535V 条件下桶形移位器仿真波形.....35
图 5.11　1.8V 条件下 CIM 阵列单次乘法运算波形 36
图 5.12　0.535V 条件下开启写辅助的 CIM 阵列单次乘法运算波形 36
图 5.13　不同供电电压下 CIM 阵列功耗、能耗和计算时间对比 37
图 5.14　FF 工艺角下 CIM 阵列计算正确率分布.....38
图 5.15　TT 工艺角下 CIM 阵列计算正确率分布 39
图 5.16　SS 工艺角下 CIM 阵列计算正确率分布.....39

表目录

表 5.1　不同工艺角 CIM 阵列的最大频率（MHz）.....40

1 绪论

1.1 背景与意义

在神经网络推理中，权重数据通常需要被重复读取，输入与中间数据要求在不同计算阶段之间传输。因此，系统性能受到计算单元的速度，数据在存储器和处理器之间搬移时产生的延迟和功耗限制。

目前针对神经网络和边缘推理的优化，很多工作首先从算法层面入手，例如剪枝、量化、知识蒸馏和网络结构压缩等。这些方法依靠减少参数量来降低计算复杂度。在硬件层面，权重和中间结果仍然存放在存储器中。因此仅增加加速器数量、扩大缓存或提高系统集成规模，对于性能的提高有限。因此，当前研究热门转向了从存储和计算结构上尽可能减少数据搬移。

传统冯诺依曼计算架构如图 1.1 所示。处理器（Central Processing Unit, CPU）主要负责指令、译码和运算，而数据则存放在存储器中。处理器每执行一次运算时，都需要取出指令和数据，才能进行计算，最后还需要将结果写回存储器。在神经网络和边缘推理中，数据传输本身可能消耗比计算更多的时间和能量。这种由存储访问造成的带宽限制和能耗开销，通常被称为“内存墙”和“功耗墙”问题[1]。



图 1.1 冯诺伊曼计算架构

为降低数据传输的时间，近存储计算被提出[2]。所谓近存储计算，就是把部分计算单元放在靠近存储器的位置，使部分数据可以在小的计算单元就完成计算。如图 1.2 所示，展示了一种基于三维堆叠存储器的近存储计算结构，其中存储层(Dynamic

Random Access Memory, DRAM)用于存放数据，控制器、路由器和处理单元则放在最底层。于是，部分计算可以在靠近存储阵列的计算单元完成计算，进而缩短数据传输路径与减小带宽。

要指出的是，存储层、逻辑层和处理单元仍然是不同模块，数据在计算前后仍需要经过控制器、路由器进行传递。因此，近存储计算主要解决的是数据移动距离较远的问题，并不能完全消除存储单元和计算单元之间的数据往返开销[3]。



图 1.2　基于 3D 堆叠存储器的近存储计算架构

存内计算（Computing-in-Memory，CIM）在近存储计算[4]的基础上进一步靠近数据本身。直接将存储阵列中的数据参与计算，尽量减少数据在独立计算单元的次数。如图 1.3 所示，输入向量储存在存储阵列中，数据可以通过读出、移位、累加或逻辑运算等方式参与计算，最终由外围电路输出结果。



图 1.3　存内计算架构

存内计算通常采用 6T-SRAM 单元设计，但是 6T-SRAM 单元在近阈值电压下会出现写入可靠性下降的问题。具体来说，写入 SRAM 单元需要通过位线改变交叉耦合反相器原有的锁存状态。当供电电压降低后，访问管驱动能力下降，容易出现写入失败。如果无法将权重文件写入 SRAM，后续 CIM 计算将完全错误。因此在低电压

CIM 电路中，首先要确保 SRAM 读写正确，其次才是计算等逻辑正确。

因此，本文工作的意义主要体现在两个方面：一方面，通过 SRAM-CIM 结构减少数据在存储器和处理器之间的反复搬移，降低数据密集型任务中的传输开销；另一方面，通过自适应写辅助电路改善 6T-SRAM 单元在低电压下的写入可靠性，为低功耗 SRAM-CIM 阵列设计提供一种可行的电路实现思路。

1.2 存内计算研究现状

过去，很多终端设备只需要完成简单采集和控制，而现在边缘 AI 等场景中更多依赖矩阵运算和神经网络推理。此类任务的数据重复性高，数据量大，搬移次数多。因此，将部分计算功能放到存储阵列内部或阵列外围，成为减少数据搬移的一种重要思路[5] 。产业界也已经围绕存内计算芯片和相关加速架构开展了研究[6]。

对低电压下的 SRAM 可靠性，容易受到工艺波动、噪声和时序变化的影响，因此已有研究从读写时序、功耗优化、辅助电路和器件失效机理等方面优化低电压 SRAM 的可靠性[7][8][9][10]。这些研究表明，低电压 SRAM 不能只依靠传统写驱动方式保证稳定写入，通常需要结合外围辅助电路改善写入能力。

与单独的 SRAM 单元不同，CIM 阵列中的存储数据还会直接参与后续计算。现有研究利用 SRAM 位线电流特性实现部分算术操作，并通过泄漏电流补偿和校准机制减小计算误差[11][12]。不过，这类工作更多关注计算过程中的电流偏差和校准方法，而对低电压写入失败影响 CIM 输出结果讨论较少。因此，本文主要研究 6T-SRAM 写入可靠性因素，并采用写辅助电路和 CIM 外围计算结构，优化低电压条件下 CIM 阵列的工作稳定性。

1.3 本文的主要内容

针对低电压下 CIM 阵列容易写入失败的问题，本文设计了一个 8×8 SRAM 存内计算阵列。该阵列以 6T-SRAM 单元为基础，在外围加入局部源端偏置写辅助电路和复制检测电路。本文主要完成了以下几部分工作。

（1）设计 6T-SRAM 单元和 8×8-SRAM 阵列。

优化了 6T-SRAM 单元，并在此基础上组成 8×8 SRAM 阵列。通过在不同电源电压、温度和工艺角条件下进行仿真，确保了 SRAM 单元的可靠性。即从保持状态和

读取状态下的静态噪声裕度（Static Noise Margin, SNM）分析，并分析了写入过程中的储存节点变化情况。

（2）写辅助与复制检测电路设计。

本文设计了局部源端偏置写辅助电路。通过改变单元地线电压来辅助写入过程。为了减少额外的功耗，本文还加入了复制检测电路，可以自动分析当前写入条件是否需要开启写辅助。

（3）全数字 CIM 计算模块设计。

本文搭建了全数字 CIM 计算模块，包括移位输出、寄存暂存和 Brent-Kung 加法器树等模块。并通过编写 Shell 脚本实现自动化仿真，验证在不同电压、温度和工艺角下检查计算结果。从而验证所设计 SRAM-CIM 阵列在低电压条件下的功能正确性和稳定性。

1.4 论文的章节安排

第一章是绪论，主要介绍本课题的研究背景。说明了 SRAM 和存内计算的基本特点，低电压 CIM 的研究意义以及相关研究现状，并提出本文的主要研究内容和整体章节安排。

第二章解释本文设计基于的基本理论。包括 6T-SRAM 单元的结构和工作原理，写辅助电路和复制位线感知电路的基本思想，以及 SRAM 阵列实现存内乘法运算的流程。

第三章主要阐述 SRAM 单元和对应外围电路的具体设计过程。确定了 6T-SRAM 单元尺寸，搭建了局部源端偏置写辅助电路，用来改善低电压下的写入能力，以及 SRAM 阵列复制位线感知的实现方式。

第四章分析 CIM 电路的整体架构。该章主要说明阵列的读写过程、CIM 计算过程，和写辅助电路与计算时序，并对整体时序控制逻辑进行分析。

第五章进行仿真验证。对 SRAM 单元、译码器电路，主从边沿触发器，写辅助电路、复制位线检测电路和 CIM 计算电路进行仿真。通过在不同电压、温度和工艺角条件下的计算正确率和功耗，验证所设计电路在低电压条件下的稳定性。

第六章为总结与展望，对本文完成的工作进行总结，并说明未来的工作方向。

2 基本理论

2.1 SRAM 的基本架构和工作原理

2.1.1 基本架构

SRAM 单元由存储阵列和外围电路组成，如图 2.1 所示。存储阵列由多个 SRAM 单元按行列排列，用于保存数据。外围电路包括行译码器、列译码器、预充与均衡电路、写驱动电路、灵敏放大器和控制逻辑等。存储单元负责数据存储，外围电路用于地址选择、读写控制和输入输出。



图 2.1 SRAM 微结构图

当对 SRAM 进行读写时，译码器转译外部地址信号并选中对应字线。如果是读操作，预充电路会将字线（Bit Line, BL）和互补字线（Bit Line Bar, BLB）初始化到高电位；随后打开字线（Word Line, WL），存储单元会在两条位线上产生电压差，并由灵敏放大器放大电压差，得到数据。如果是写操作，写驱动电路根据输入数据向 BL 和 BLB 施加互补电平，改变对应的存储单元的内部状态。控制寄存器根据外部片选（Chip Select, CS），写使能（Write Enable, WE）和 OE(Output, OE)信号进行对应控制。

2.1.2　6T-SRAM 的保持操作

如图 2.2 所示，当 6T-SRAM 单元处于保持状态时，字线 WL 为低电平，访问晶体管 TNL 和 TNR 均处于关断状态。此时，外部位线电平不会影响单元内部数据，数据主要依靠两个交叉耦合反相器的正反馈来保持。

以 Q=1、Q_N=0 为例，Q 的高电平使右侧下拉管 PDR 导通、上拉管 PUR 关断，从而将 Q_N 拉低；Q_N 的低电平又使左侧上拉管 PUL 导通并关断下拉管 PDL，使 Q 保持为高电平。因此两个反相器相互锁定，可以形成稳定的双稳态结构。



图 2.2　6T-SRAM 单元保持状态示意图

2.1.3 6T-SRAM 的读写操作

如图 2.3(a)和图 2.3(b)所示，描述了将低电平写入 6T-SRAM 的过程。写入前，写驱动电路先对位线施加电平，将 BL 拉至低电平，BLB 拉至高电平。等到 WL 拉高后，晶体管 TNL 和 TNR 导通，位线与单元储存节点连通。

在刚开始写入时，Q 仍处于高电平状态，左侧上拉管 PUL 会继续维持原来的存储状态。因此，低电平 BL 通过 TNL 将 Q 拉至低电平的过程，依赖 TNL 与 PUL 的驱动能力。如果 TNL 的拉低能力足够强，Q 点电压会逐渐下降，下降到右侧反相器的阈值电压附近后，右侧反相器的输出状态发生改变，Q_N 被拉至高电平。

Q_N 为高电平以后，交叉耦合结构会继续放大这一变化。此时 PDL 逐渐导通，而 PUL 被关断，Q 被进一步拉向低电平。经过这个反馈过程后，单元完成翻转，最

终 Q 为低电平，Q_N 为高电平。

但是，当电源电压降低时，TNL 驱动能力下降，那么如果 PUL 的驱动能力强于 TNL，就会出现写失效。因此 6T-SRAM 的能否写入关键在于驱动晶体管和单元内部上拉管之间的驱动能力的强弱关系。



图 2.3　6T-SRAM 单元的读写操作

如图 2.3(c)和图 2.3(d)所示[2]，描述了 SRAM 的读操作。如果 Q 存储低电平、Q_N 存储高电平，在读取前，预充电路先将 BL 和 BLB 都预充到高电平，使两条位线具有相同的初始状态。随后 WL 升高，TNL 和 TNR 导通，内部存储节点与位线连接。

由于 Q 为低电平，且 PDL 处于导通状态，TNL 和 PDL 均导通会使 BL 电压产生小幅下降。另一侧节点 Q_N 为高电平，BLB 与其电平接近，因此 BLB 基本保持不变。这样，BL 和 BLB 之间就形成了一个较小的差分电压，由灵敏放大器进一步放大，最终得到读出结果。

在读取过程中，Q 也会受到预充位线的影响。由于 BL 初始为高电平，当 WL 打开后，BL 可能通过 TNL 向 Q 注入少量电荷，使 Q 电压出现短暂升高。如果 Q 点电压过高，就会影响原本储存的数据，即产生读扰动。因此，6T-SRAM 单元在尺寸设

计时需要保证 PDL 具有足够的驱动能力，使 Q 在读取过程中仍能维持低电平。

2.2 写辅助电路

如图 2.4 所示[13]，写辅助电路用于在写入阶段短时间升高阵列地线电压，即图 2.4 中的 VSS_AST，使存储单元更容易完成状态翻转。Write 信号用于控制写辅助通路；WA_EN 为写辅助使能信号；C_WA 和 C_assist 通过电容耦合作用产生瞬态电压；C_WA_E 则作为可编程调节电容，用来改变 VSS_AST 电压大小。



图 2.4　地线电压调节写辅助电路结构

在写入操作开始时，Write 控制晶体管导通，辅助电容与 VSS_AST 相连。写辅助信号触发后，耦合端电压快速上升，该上升沿会通过 C_WA 和 C_assist 耦合到 VSS_AST，使 VSS_AST 电压在短时间内高于 VSS，SRAM 单元的等效地电位降低，下拉管对原低电平节点的钳位能力减弱，从而改善低电压下的写入能力。

该结构还可以通过 WABLM0 信号调节写辅助强度。当 WABLM0=0 时，与门输出保持低电平，C_WA_E 不参与耦合，VSS_AST 受到 C_WA 和 C_assist 的负向耦合作用。当 WABLM0=1 时，WA_EN 有效。此时，与门输出由 0V 跳变到 VDD。这个上升沿会通过耦合电容 C_WA_E 作用到 VSS_AST 节点。

C_WA_E 使得 VSS_AST 电压上升更多，对应的写辅助强度也随之提高。因此 WABLM0 可以控制 VSS_AST 的电压大小。

在低电压 SRAM 写入过程中，它削弱存储单元对原状态的保持能力，提高写入成功率，通过调节辅助强度，避免在不需要强辅助时引入过大的电压扰动和额外功耗。

为了便于分析，这里先作近似假设。逻辑高电平为 VDD，逻辑低电平为 0V。同时，假设写辅助触发前，VSS_AST 已经稳定在 0V。同时忽略开关导通电阻和电荷泄漏的影响。VSS_AST 的电压满足式（2.1）：

$$\Delta VSS_AST = \frac{V_{DD}(C_{assist}+C_{WA}+\alpha C_{WA_E})}{C_{assist}+C_{WA}+\alpha C_{WA_E}+C_{par}} \tag{2.1}$$

式中：

ΔVSS_AST——VSS_AST 节点产生的电压变化量；

V_{DD} ——电源电压

C_{assist} ——共用读写辅助电容；

C_{WA} ——写入阶段接入的写辅助电容；

C_{WA_E} ——编程信号 WABLM0 控制的可调写辅助电容；

α ——C_WA_E 的接入状态；

C_{par} ——VSS_AST 节点上的等效寄生电容。

2.3 位线复制电路

由于工艺角、电源电压和温度（ProcessVoltage and Temperature, PVT），会影响存储单元的驱动能力、位线电压变化速度以及外围逻辑延迟，因此在不同工作条件下，位线形成有效压差所需的时间也会发生变化[15]。如果灵敏放大器使能信号（Sense Amplifier Enable, SAE）或字线关闭信号延时固定，就会出现，在慢速条件下，位线压差还没有建立充分，灵敏放大器就被提前打开，容易导致读出错误；反之，电路仍然等待同样长的时间，又会使位线电压下降时间过长，增加额外的动态功耗。

采用复制位线感知电路来跟踪真实阵列的读出过程，其结构如图 2.5 所示[15]。该电路在阵列旁边构建一条与真实读路径相近的复制路径。读取开始前，复制位线(复制电路 Bit Line, RBL)被预充到高电平；读取开始后，控制逻辑同时开启 WL 和复制字线(复制电路 Word Line, RWL)。此时，主阵列中的选中单元在真实位线对上逐渐形成电压差，当 RBL 电压下降到后级逻辑的阈值电压附近时，说明复制通路已经完成

一次近似读出，即位线上的电压差可以被灵敏放大器读出。之后，RBL 产生的翻转信号传输至控制单元。该信号用于关闭 WL 和 RWL，进而减少额外的动态功耗。



图 2.5　复制位线感知电路结构

同时，RBL 翻转信号还会经过 S1 至 S5 组成的缓冲延时链。延时后产生灵敏放大器使能信号 SAE。SAE 为高电平时，灵敏放大器开始工作，并完成数据读出。所以，复制位线电路的作用并不是单纯产生一个固定延时。在低电压、慢工艺角或高温条件下，读出速度会变慢。此时 RBL 电压下降速度也会变慢，SAE 需要更长时间才能拉至高电平。相比固定延时控制方式，它可以减少灵敏放大器过早开启导致的误判，也可以避免等待时间过长造成额外功耗。

2.4　存内乘法计算逻辑

如图 2.6 所示[16]，存内乘法采用位串行方式实现。当 T=1 时，当前行参与本轮部分积计算；当 T=0 时，当前行保持不变。

计算过程需要 8 个周期。Cycle 0 用于初始化，将 Product 和进位位 C 清零。Cycle 1 至 Cycle 3 根据 Vector B 的低位生成第一组部分积，即先把乘数低位载入 T，再根据 T 的值将 Vector A 有条件地复制到 Product 低位。Cycle 4 读取 Vector B 的高位并更新 T。Cycle 5 和 Cycle 6 根据 T，对 Vector A 和已有 Product 进行错位累加，并将产生的进位暂存到 C 位。Cycle7 将最后的进位 C 写入 Product 最高位，完成乘积生成。

利用这个算法可以把乘法拆成条件复制、条件加法和进位保存等基本操作，而不需要把所有数据搬到阵列外部单独计算。对于多行同时存储的数据，SRAM 阵列可以

并行完成相同的计算步骤，从而体现存内计算减少数据搬移的优势。



图 2.6　2 比特乘法实例

3 SRAM 阵列设计

3.1 6T-SRAM 单元设计

6T-SRAM 单元的晶体管尺寸设计需要考虑面积，读稳定性和写入能力。本文采用如图 2.2 所示的 6T-SRAM 单元结构。

读取时，如果访问管的驱动能力太强，而下拉管能力不足，低电平节点就可能被明显抬高。情况严重时，会出现读扰动，甚至导致单元状态错误。所以在读取过程中，下拉管需要有足够的下拉能力，避免低电平节点被位线干扰。

写入时，访问管需要借助位线改变单元原来的存储状态。尤其当写入低电平时，访问管要把原本为高电平的节点拉低，这时需要克服上拉管的保持作用。如果上拉管太强，节点就不容易翻转。尤其在低电压条件下，访问管能力下降，写入失败更容易发生。

因此，6T-SRAM 的尺寸设计需要兼顾读稳定性和写入能力[17]。根据上述考虑，本文将图 2.2 所示的 PDL 和 PDR 的宽度设置为 1.5μm，TNL 和 TNR 的宽度设置为 700nm，PUL 和 PUR 的宽度设置为 450 nm。即该单元采用的尺寸配置为 $W_{PDL/PDR} > W_{TNL/TNR} > W_{PUL/PUR}$。

其中，下拉管与访问管的宽度比约为 2.14，确保读操作时低电平节点的保持能力；访问管与上拉管的宽度比约为 1.56，避免写入时节点翻转困难。通过这种尺寸设置，可以兼顾读取稳定性和写入能力。

为了进一步验证该尺寸配置下 SRAM 单元的保持稳定性，本文在 1.8V 供电条件下进行了保持状态 SNM 仿真，结果如图 3.1 所示。图中的蝴蝶曲线由两个交叉耦合反相器的电压传输特性曲线及其镜像曲线叠加得到。根据最大内接正方形法提取结果，保持状态下的 SNM 为 0.5676V，约为供电电压 1.8V 的 31.5%。在 1.8V 供电条件下，该结果表明此 6T-SRAM 单元具有一定的保持噪声容限；同时，从左右两侧曲线形状可以看出，单元两侧反相器的电学特性较为接近，电路对称性较好。



图 3.1　SNM 仿真图

如图 3.2 所示，本文对 6T-SRAM 单元在 1.8V 供电条件下的读取态静态噪声容限（Read Static Noise Margin, RSNM），进行了仿真。与保持状态不同，读取状态下 W 被拉高，TNL 和 TNR 导通，内部存储节点会通过访问管与预充到高电平的位线 BL、BLB 相连。因此，单元在读取过程中不再完全处于独立保持状态，而会受到位线电平的影响。

以存储低电平的一侧节点为例，读操作开始前位线通常被预充到高电平。当字线开启后，预充位线会通过访问晶体管对低电平节点产生一定上拉作用，使该节点电压出现短暂上升。因此，读取态下的噪声容限通常低于保持态噪声容限。

图 3.2 所示，读取时蝴蝶曲线的闭合区域相比保持态明显缩小。根据最大内接正方形法提取结果，该单元在 1.8V 供电条件下的 RSNM 为 0.2957V。该结果小于前文保持时 SNM。同时，本文所采用的下拉管宽度为 1.5μm，访问管宽度为 700nm，下拉管相对访问管具有更强的下拉能力，有助于限制读取过程中低电平节点被抬高，从而降低读扰动导致数据翻转的风险。



图 3.2　RSNM 仿真图

如图 3.3 所示，是 6T-SRAM 单元在 1.8 供电条件下的写入能力。左图为写入 0 时的 WSNM 曲线，右图为写入 1 时的 WSNM 曲线。



图 3.3　SNM 仿真（左图写 0，右图写 1）

写入 0 时，位线被写驱动电路拉低，低电平通过访问晶体管作用到高电平的存储节点。从左图的仿真结果可以看到，写入 0 时提取到的 WSNM 为 0.6519V，说明该尺寸配置下单元具有一定的写入 0 裕量。

写入 1 时，电路通过相反侧位线促使单元状态变化。右图中提取到的 WSNM 为 0.7430V，说明单元在写入 1 时同样具有较好的写入能力。两个结果相比，写入 1 的 WSNM 略高于写入 0，说明在当前仿真环境下，写入 1 的裕量更大。

该结果与前面的尺寸设计预期一致。但在低电压条件下，随着访问管驱动能力下降，写入裕量会进一步减小，因此需要引入写辅助电路来改善写入可靠性。

3.2 写辅助电路设计

如图 3.4 所示，本文采用局部源端偏置的写辅助方式来改善低电压下 6T-SRAM 单元的写入能力。该方法可以在不修改 6T-SRAM 单元晶体管尺寸的前提下，在写入阶段通过对升高单元的局部地节点 VSS_AST，进而升高单元内部下拉管的源端电压，削弱交叉耦合反相器原有的保持能力，使数据更容易写入存储节点。

在保持状态和读取状态下，写使能（write_assist，WA）信号保持低电平。此时，反相器输出为高电平。大尺寸 NMOS 钳位管导通，VSS_AST 下降为 GND。

这样做的目的，是在非写辅助阶段固定局部地线电位，避免影响单元的保持稳定性和读取稳定性。

当电路进入写入阶段后，write_assist 信号由低电平变为高电平。经过反相器后，输出变为低电平，钳位 NMOS 管关断。此时，VSS_AST 与 GND 之间原来的强连接被断开。

随后，write_assist 的上升沿通过耦合电容 C 作用到 VSS_AST 节点，并使 VSS_AST 电压短时间上升，于是写入时单元原有状态的保持能力减弱。

以写入 0 为例，写驱动电路会将 BL 拉低、BLB 拉高，访问管导通后，BL 试图将原本为高电平的 Q 节点拉低，BLB 则推动 Q_N 节点升高。在没有写辅助时，单元内部原有的锁存状态会对节点翻转产生阻碍；而当 VSS_AST 电压上升后，内部下拉管的保持能力减弱，原本被拉低的一侧节点更容易上升，从而加快交叉耦合反相器的状态变化。



图 3.4　写辅助电路

在该结构中，write_assist 输入端提供的电压阶跃幅度近似为 VDD。VSS_AST 节点上还存在一定的等效寄生电容，主要来自钳位 NMOS 管的漏端寄生电容、SRAM 单元内部下拉管源端相关寄生电容以及局部地线布线寄生电容。由于 VSS_AST 电压上升幅度与耦合电容和寄生电容的比例有关，因此可以通过电容耦合关系对 VSS_AST 的电压变化进行近似估算。

3.3　译码器设计

如图 3.5 所示，该电路为带使能控制的 3-8 译码器。三位地址信号 A、B、C 经过前级译码逻辑后，可以产生 8 路选择信号；后级传输门则由全局使能信号 EN 控制，用于决定这些译码结果是否输出。



图 3.5　基于传输门输出控制的译码器

前级译码逻辑三输入或非门组成。每一路或非门接入 A、B、C 或其反相信号的不同组合。由于或非门只有在所有输入均为低电平时输出高电平，因此每一种三位地址组合都会使其中一路输出有效。

后级的 8 个传输门由使能信号（enable, EN）信号统一控制。当 EN 为高电平时，传输门导通，译码结果被传递到 BL0～BL7；当 EN 为低电平时，传输门关断，输出通路被关闭。

3.4　带有复位端 D 主从边沿触发器设计

如图 3.6 所示，设计了一个带低有效复位和测试端口的 D 型主从触发器。触发器由两级传输门锁存器组成，左侧为主级锁存器，右侧为从级锁存器。两级锁存器分别由 CLK 和其反相信号控制，从而实现边沿触发的数据锁存。



图 3.6　带有复位的主从边沿触发器

当 CLK 为高电平时，主级传输门导通，输入数据 D 进入主级锁存器；此时，从级传输门处于关闭状态，输出 Q 不发生变化。

当 CLK 由高电平跳变为低电平时，主级传输门关闭，输入数据被保存在主级锁存器中。与此同时，从级传输门打开，主级中的数据进入从级锁存器，并更新输出端 Q。

复位端 RST 采用低有效方式。RST 为低电平时，从级内部节点会被复位支路拉低，输出 Q 也被强制置为 0。

TEST 端口主要用于仿真测试。用于后续功能验证和批量仿真中，更方便地检查从级状态。

3.5　SRAM 写驱动电路设计

如图 3.7 所示，该电路为 SRAM 的写驱动器，用于在写入阶段向 BL 和 BLB 提供互补电平。电路输入为单端数据 DATA，输出为差分位线信号 BL 和 BLB，并通过低有效使能信号 EN 控制是否工作。



图 3.7　带三态控制的 SRAM 写驱动电路

当 EN 为低电平时，三态输出级导通，写驱动器接入位线。DATA 分别进入上下两条支路。当 DATA=1 时，BL=1、BLB=0；当 DATA=0 时，BL=0、BLB=1。通过写驱动器把单端输入数据转换为互补位线电平，用于推动 SRAM 单元内部节点变化。

当 EN 为高电平时，三态输出级关闭，写驱动器与位线断开，避免写驱动器在读取或待机状态下干扰位线电平。

3.6 灵敏放大器与预充电路设计

如图 3.8 所示[18]，该模块由灵敏放大器和位线预充电路两部分组成，分别用于读出放大和位线初始化。



图 3.8 SRAM 读出通路中的灵敏放大器与预充电路

右侧为位线预充电路。当预充使能信号（Charge_en）有效时，上拉管将 BL 和 BLB 预充到高电平，同时均衡支路将两条位线短接，使二者电位保持一致。

左侧为灵敏放大器。读取时，字线开启后，被选中的 SRAM 单元会使 BL 和 BLB 之间产生一个较小的电压差。当 SENSE 信号有效后，交叉耦合结构开始工作，并利用正反馈将微小差分信号放大为互补的全摆幅输出 READOUT 和 READOUTB。

在整个读出过程中，预充电路保证位线具有一致的初始状态，灵敏放大器则负责把存储单元产生的位线压差转换为数字输出。

3.7 复制检测电路设计

复制检测电路用于在写入阶段判断是否需要开启写辅助电路。低电压条件下，SRAM 单元的写入能力会受到 PVT 条件影响，如果每次写入都固定开启写辅助，虽然可以提高写入成功率，但也会带来额外功耗。本文采用复制检测电路，在主阵列之外增加一条与真实写入通路相近的参考路径，通过参考单元的写入情况来估计当前主阵列的写入风险，从而决定是否触发写辅助电路[19]。

如图 3.9 所示，复制检测电路前端先设置了数据检测模块。之所以要检测，是因为并不是所有写入数据都需要启动完整的检测流程。结合前文 WSNM 仿真结果，在

本文采用的单元尺寸下，写入 0 的裕量相对更小，即写入 0 难度比写 1 难度大，写 0 更容易失败。因此，在写入操作开始前，数据检测模块先对 8 位并行输入数据进行判断。若输入数据中不包含写入 0 的情况，后续复制检测电路可以保持关闭；若检测到输入数据中存在 0，则启动主模块。



图 3.9　复制检测电路微结构

图 3.9 中虚线框内为复制检测主模块。该模块包含 3-8 译码器、缓冲器、单个写驱动、1×8 SRAM 参考（dummy）单元、传输门以及写辅助逻辑控制电路。写入检测时，译码器根据输入地址选择对应的通路，写驱动器向参考单元施加与主阵列相同的写入激励。由于参考路径中的译码、驱动和 SRAM 单元结构与主阵列写入路径保持相近，因此参考单元的变化情况可以用来近似反映主阵列在当前工艺、电压和温度条件下的写入状态。

在判断写入是否完成，采用通过传输门引出参考单元内部存储节点。由于写驱动能力较强，因此位线电压无法作为写失效的参考。因此，选用内部节点能直接反映存储单元是否真正发生翻转。该节点信号随后送入缓冲和延时判断链路。如果参考单元能够在设定时间内完成翻转，说明当前写入条件较为安全，写辅助电路不需要额外开启；反之，如果参考单元翻转速度较慢，或者在检测窗口内没有达到有效逻辑状态，则说明主阵列在当前低电压或慢速工艺条件下存在写入失败风险，此时写辅助逻辑输出使能信号，开启写辅助电路。

图 3.10 给出了数据检测模块的电路结构。该模块用于在写入前快速判断 8 位输入数据 D0～D7 中是否存在低电平。电路采用预充的形式：上方 PMOS 管由使能信号控制，用于在检测前对公共节点进行上拉；下方由 8 个并联 NMOS 支路组成检测

网络。各输入数据经过前端反相后控制对应 NMOS 管的栅极，因此当某一位输入数据为 0 时，对应 NMOS 支路导通，公共节点被拉低，后级逻辑据此启动复制电路写入检测流程；若 8 位数据均为 1，检测和写辅助判断可以跳过。



图 3.10　8 位输入数据检测电路

通过这种两级判断方式，电路先利用数据检测模块筛选出可能存在写入风险的写入周期，再由参考单元进一步感知当前 PVT 条件下的实际写入能力。能在低电压或慢速条件下及时开启写辅助，又避免在每次写入都固定开启写辅助，进而降低额外的的功耗。

3.8　写辅助逻辑控制电路与时序

如图 3.11 所示，该电路用于在参考单元中产生写辅助使能信号（ASSIST_EN）。通过一个参考单元判断当前写入条件是否足够安全。



图 3.11　复制电路写辅助判决电路

在写入周期内，主阵列和参考单元支路同步工作。主阵列写入真实数据，参考单元则在相近的写入条件下进行模拟写入。

电路选取参考单元内部的 QB 作为检测点。QB 信号先经过一个传输门。该传输

门由复制字线（Word Line Key，WLK）及其反相信号控制。只有当前参考单元被选中时，检测通路才会打开。反之传输门保持关闭。这样可以避免后级检测电路受到干扰。

传输门后的信号再进入三级反相器链。反相器链一方面用于隔离前后级电路，另一方面对信号进行延迟。经过多级反相后，后级逻辑可以得到较清晰的数字电平。

整形后的参考单元内储存的电平状态信号会与采样信号（sample, SAMP）一起进入末端判断逻辑。当 SAMP 有效时，电路开始判断 dummy 单元是否已经写入到目标状态。如果检测到参考单元仍未完成翻转，ASSIST_EN 电压被拉至高电平，进而打开写辅助电路，用于增强本次写入过程。

如图 3.12 所示，写辅助控制流程如下。写入开始后，系统先初始化待写入的 SRAM 对应参考单元，然后主阵列和参考支路同时进入写入过程。参考支路启动后，需延迟 10ns，经过仿真，该数值随着电压降低需要适当增大，范围在 10-12ns 之间。等待写驱动器建立稳定的位线电平，以满足局部源端偏置写辅助电路对字线电压大于 0.8 倍 VDD 的要求。



图 3.12　基于复制电路检测的写辅助控制流程

延迟结束后，系统拉高 SAMP 电平，并将采样窗口设置为 2ns。在这个窗口内，

判决逻辑读取参考单元的内部节点状态。如果参考单元翻转不足，说明当前写入条件较差，ASSIST_EN 会被置为高电平，进而短时间开启写辅助；

4 CIM 阵列设计

如图 4.1 所示，为本文 SRAM-CIM 计算电路的顶层结构。通过将乘法过程拆成移位和累加两个步骤完成。



图 4.1　CIM 整体架构图

对于多位二进制输入 X，可以将其按位权展开为：

$$X = \sum_i x_i \cdot 2^i \tag{4.1}$$

式中：

x_i——输入X的第i位。

因此，SRAM 阵列乘法可进一步表示为：

$$W \cdot X = \sum_i W \cdot x_i \cdot 2^i \tag{4.2}$$

式中：

W——权重数据;

x_i——输入X的第i位。

由式（4.2）可以看出，每一位输入 x_i都决定了一组部分积是否参与计算。当 x_i=1 时，权重 W 需要左移 i 位后加入累加结果；当 x_i=0 时，该位对应的部分积为 0，可以跳过有效累加。

在硬件实现时，SRAM 阵列负责保存权重数据，并在计算周期内输出当前需要参与计算的数据。桶形移位器根据当前输入比特位的位置，对阵列输出进行相应位数的

左移，相当于完成乘以 2^i 的操作。移位后的部分积再送入 Brent-Kung 加法器，与上一阶段保存的部分和相加。新的加法结果继续反馈保存，用于下一阶段的累加。

经过多个阶段后，各输入位对应的部分积依次累加完成，最终得到乘法结果。该结构的特点是计算过程比较清晰，只需要移位器、加法器和寄存反馈通路即可完成多位乘法，避免了直接乘法器带来的复杂电路开销。

4.1 K 位桶形移位器设计

如图 4.2 所示是 8 位逻辑左移桶形移位器，由三级 2 选选择器阵列级联构成。三级移位分别由 W_1、W_2、W_3 控制，对应 1 位、2 位和 4 位移位。每一级都可以选择“保持原数据”或“执行当前位数的左移”，移位后空出的低位由 GND 补 0。



图 4.2　任意次数左移补零桶形移位器

具体来说，W_1 控制第一级是否左移 1 位，W_2 控制第二级是否左移 2 位，W_3 控制第三级是否左移 4 位。因此该桶形移位器能够根据控制字 $W_3W_2W_1$ 实现任意 0～7 位左移。总移位位数为：

$$N_{shift} = W_1 + 2W_2 + 4W_3 \tag{4.3}$$

式中：

W_1 ——W1 移位控制位;

W_2 ——W2 移位控制位;

W_3 ——W3 移位控制位;

N_{shift}——总移位位数。

在本文的 CIM 计算结构中，该移位器用于对 SRAM 阵列输出的权重数据进行位权调整，使其对应输入比特位 x_i 的 2^i 权重，然后送入后级加法器进行累加，移位器输出位宽为 8 位，左移过程中超出最高位的部分被舍弃。

4.2 Brent-Kung 加法树设计

Brent-Kung 加法器是一种并行前缀加法器，常用于多位二进制加法运算。普通串行进位加法器需要从低位到高位逐级传递进位，高位结果必须等待前面所有进位稳定后才能得到，因此位宽增加后延迟会明显变大。Brent-Kung 加法器则通过前缀网络提前计算各位所需的进位信息，可以减少进位逐级传播带来的等待时间，适合用于本文 CIM 外围电路中的部分积累加模块[20]。

设两个 8 位输入操作数分别为：

$$A = a_7 a_6 \cdots a_0 \tag{4.4}$$

$$B = b_7 b_6 \cdots b_0 \tag{4.5}$$

输入进位表示为：

$$C_{-1} = C_{in} \tag{4.6}$$

在预计算阶段，加法器先并行生成每一位的进位产生信号 g_i和进位传播信号 p_i：

$$g_i = a_i \cdot b_i \tag{4.7}$$

式中：

g_i——第i位是否会直接产生进位。

$$p_i = a_i \oplus b_i \tag{4.8}$$

式中：

p_i——第i位是否会将低位进位继续向高位传播。

对于单个位，有：

$$G_{i:i} = g_i, P_{i:i} = p_i \tag{4.9}$$

在前缀计算阶段，Brent-Kung 网络会按照相邻位、跨 2 位、跨 4 位等方式逐级合并进位信息。对于两个连续区间[i:j]和[j-1:k]，其组合后的生成信号和传播信号为：

$$\left(G_{i:k}, P_{i:k}\right) = \left(G_{i:j}, P_{i:j}\right) \circ \left(G_{j-1:k}, P_{j-1:k}\right) \tag{4.10}$$

式中：

∘——前缀组合运算。

∘运算的布尔逻辑展开式为:

$$\mathrm{G_{i:k}} = \mathrm{G_{k:j}} \vee \left(\mathrm{P_{i:j}}, \mathrm{G_{j-1:k}}\right) \tag{4.11}$$

$$\mathrm{P_{i:k}} = \mathrm{P_{i:j}} \cdot \mathrm{P_{j-1:k}} \tag{4.12}$$

式中：

$\mathrm{G_{i:k}}$——从第k位到第i位这一段整体是否会产生进位；

$\mathrm{P_{i:k}}$ ——该区间是否能够整体传播低位输入进位。

通过这种逐级组合方式，加法器可以在较短逻辑深度内得到各位所需的进位信号。

对于第i位，其输出进位可以表示为：

$$C_i = G_{i:0} \vee (P_{i:0} \cdot C_{-1}) \tag{4.13}$$

式中：

C_{-1}——输入进位C_{in}。

也就是说，如果从最低位到第 i 位这一段本身能够产生进位，则 C_i 为 1；如果该区间能够传播输入进位，则 C_i 还会受到 C_{in} 的影响。

得到进位后，每一位的求和结果由本位传播信号和前一位进位异或得到：

$$S_i = p_i \oplus C_{i-1} \tag{4.14}$$

式中：

C_{-1}——进入第i位的进位。

对于最低位，有：

$$S_0 = p_0 \oplus C_{-1} \tag{4.15}$$

如图 4.3 所示，本文采用的 Brent-Kung 加法器主要包括预计算级、前缀网络和求和级。预计算级先并行产生各位的 g_i 和 p_i；前缀网络再根据这些信号计算各位进位；最后求和级利用 p_i 和对应进位生成输出结果 S_i。



图 4.3　带输出寄存的 Brent-Kung 加法器结构

图中的黑色节点为完整前缀单元，能够同时计算组合生成信号 G 和组合传播信号 P；绿色节点为简化前缀单元，只计算后续求和所需的组合生成信号 G，这样可以减少部分不必要的逻辑开销；白色圆圈主要表示连接节点，不参与实际逻辑运算。

从结构上看，Brent-Kung 加法器通过前半部分网络逐级合并低位和高位的进位数据，再通过后半部分网络将已得到的前缀结果分发到对应位。相比串行进位加法器，这种结构不需要等待进位从最低位一位一位传到最高位，因此可以缩短加法延迟。同时，Brent-Kung 结构的布线数量相对 Kogge-Stone 等更高并行度前缀加法器更少。

在本文的 CIM 计算过程中，Brent-Kung 加法器用于将当前周期的部分积与上一周期保存的部分和相加。由于前缀网络内部不同信号路径的逻辑级数和连线长度不完全相同，组合逻辑在结果稳定前出现短暂毛刺，尤其是低电压下，毛刺常常会导致错误的输出，因为延迟更长，毛刺持续时间越长。为避免这些瞬态变化影响后续累加，本文在加法器输出端加入 D 触发器阵列。触发器在时钟边沿统一采样稳定后的加法结果，并将其作为下一周期的部分和输入，从而保证多周期累加过程的同步性和稳定性。

4.3　CIM 时序

如图 4.4 所示，CIM 模块采用逐位移位累加的方式完成乘法运算。一次乘法被拆

成多个计算周期，每个周期处理乘数中的一位，并依次完成预充、读取、移位、累加和结果锁存。



图 4.4　CIM 模块移位累加控制流程

每个周期开始时，乘数为 1 时，系统才打开预充电路，将 BL 和 BLB 初始化到相同电位。预充结束后，选中字线被拉高。SRAM 阵列中的权重数据被读出，并进入后级计算通路。之后，控制逻辑根据当前乘数位的位置 K，控制桶形移位器对读出数据进行左移。

部分积产生后，会送入 Brent-Kung 加法器。加法器将其与上一周期寄存器中保存的累加结果相加。等加法输出稳定后，CLK 产生有效边沿，D 触发器阵列锁存新的累加值。该值会在下一周期继续作为历史部分和参与运算。

RST 第一次运算开始前拉有效，用于清除主从边沿触发器内部的不确定电平。进入正式移位累加过程后，RST 保持无效状态，避免中间累加值被清零。

当所有乘数位都完成处理后，循环结束。此时，寄存器中保存的累加值就是最终乘法结果。

5 电路仿真

本文所有仿真，如果没有特殊指出，都是将大于 0.5 倍 VDD 视为高电平，小于 0.5 倍 VDD 视为低电平。且默认仿真环境均为 85°TT 环境下进行仿真。

如图 5.1 和图 5.2 所示，本文分别仿真了 6T-SRAM 单元写入 0 和写入 1 时的最低可写电压。在每次写入前，内部储存电压均与测试写入数据电压相反。仿真过程中逐步改变供电电压 VDD，并观察内部节点 Q 是否能够变化到目标状态。如果 Q 能够达到目标电平，则说明该电压下写入成功；反之说明单元已经进入写入失败状态。由此可以得到不同工艺角和温度条件下的写入临界电压。



图 5.1　不同工艺角和温度下写入 0 的最低可写电压仿真结果



图 5.2　不同工艺角和温度下写入 1 的最低可写电压仿真结果

图 5.1 为写入 0 的结果。在供电电压较高时，Q 节点能够被正常拉低；当 VDD 降低到临界值以下后，Q 节点无法继续稳定写入低电平，说明访问管已经难以克服单

元原有状态的保持作用。通过图 5.2 同理可得对应工艺角和温度下的最低电压，说明该 6T-SRAM 单元左右两侧结构和写入能力较为对称。

从单张图中标注结果可以看出，不同 PVT 条件下的最低可写电压差别较明显。SS 工艺角、25℃时最低可写电压最高，为 0.63V。TT 工艺角、125℃时最低可写电压最低，为 0.46V。

最低可写电压的变化，和访问管、上拉管以及工艺温度条件都有关系。写入时，访问管需要拉动内部存储节点。如果访问管能力不足，或者上拉管对原状态的保持作用较强，单元就需要更高的供电电压才能翻转。相反，当访问管写入能力相对增强，或单元原有保持能力减弱时，最低可写电压会下降。

该结果说明，6T-SRAM 单元在较高电压下可以正常写入。但在低电压和不利 PVT 条件下，即使给足写入时间，写入失败风险仍然较高。若只通过增大访问管尺寸来改善写入能力，虽然可以降低最低写入电压，但是会导致面积，功耗上升，尤其是在阵列中，单个单元尺寸增大会造成阵列面积大幅度增加。

5.1 写辅助电路仿真

如图 5.3 和图 5.4 所示，本文分别比较了 6T-SRAM 单元在标准写入模式（standard，STD）和写辅助模式（assist，AST）下的最低可写电压。图 5.3 为写入 0 的结果，图 5.4 为写入 1 的结果。



图 5.3　写入 0 时 STD 与 AST 最低可写电压对比



图 5.4　写入 1 时 STD 与 AST 最低可写电压对比

在 SS 工艺角、25℃条件下，标准写入 0 时最低可写电压为 0.63V。开启写辅助后，该值下降到 0.57V，降低约 60mV。在 TT 工艺角、125℃条件下，最低可写电压由 0.46V 降到 0.39V，降低约 70 mV。由这些结果可以看出，写辅助电路对不同工艺角和温度下的低电压写入都有一定改善。

这种改善主要与 VSS_AST 的短时间抬升有关。写辅助开启后，单元原来的锁存状态被削弱。此时访问管更容易拉动内部节点，使单元完成翻转。因此，在供电电压较低时，SRAM 单元仍然有机会完成写入。

从结果来看，本文采用的写辅助方法可以降低 6T-SRAM 单元的最低可写电压。虽然花费了更长写入时间和额外的参考单元，但是相比增大单个单元的尺寸，在大阵列中，带来的功耗面积比显然要更小。

5.2　译码器仿真

如图 5.5 所示，本文对带使能端的 3-8 译码器进行了瞬态仿真。仿真时，地址输入 A、B、C 按照 000～111 的组合依次变化，同时通过 EN 信号控制译码器是否输出。图中 bl0～bl7 为译码器的 8 路输出信号。



图 5.5　译码器时序仿真波形

从波形可以看出，当EN有效时，译码器能够根据当前地址只选通一路输出例如，当地址由 000 变为 001、010 等状态时，有效输出会切换到对应的 BL 通路。其他输出仍保持无效状态。仿真过程中没有出现多个输出同时有效的情况。因此，该译码器能够完成 3-8 译码器功能。

当 EN 无效时，输出端不会进行选通。即使地址输入发生变化，输出也不会随之产生新的有效信号。

5.3　主从边沿触发器仿真

如图 5.6 所示，本文对带低有效复位端的 D 型主从触发器进行了瞬态仿真。图中给出了输入数据 D、时钟信号 CLK、复位信号 RST 和输出信号 Q 的变化情况，用于验证触发器的复位和下降沿采样功能。



图 5.6　主从边沿触发器仿真波形

当 RST 为低电平时，输出 Q 被强制置为低电平。RST 拉高后，复位解除，触发器进入正常工作状态。

在正常采样过程中，Q 并不会在 D 变化时立即改变，而是在 CLK 的下降沿到来后更新为对应的输入数据。下降沿之间，Q 保持上一周期的采样结果不变。

由仿真结果可知，该触发器能够完成低有效复位、下降沿采样和输出保持功能。

5.4　复制检测模块仿真

如图 5.7 和图 5.8 所示，对参考模块在不同供电电压下的判决功能进行了仿真。图 5.7 为 VDD=0.65V 时的波形，图 5.8 为 VDD=0.535V 时的波形。

如图 5.7 所示，写入检测开始后，参考单元的内部储存节点在 SAMP 有效之前已经翻转到目标状态。此时判决逻辑认为当前写入条件满足要求，因此ASSIST_EN一直保持低电平，写辅助电路不被开启。这说明在写入裕量足够时，参考模块不会产生额外辅助信号。



图 5.7　复制检测模块未产生写辅助信号仿真波形

在图 5.8 中，供电电压降低后，参考单元的翻转速度变慢。在采样窗口到来时，储存节点仍未达到目标状态，判决逻辑认为当前写入存在失败风险，因此将ASSIST_EN拉高。该信号用于开启后级写辅助电路，帮助主阵列在低电压条件下完成写入。



图 5.8　复制模块产生写辅助激励信号仿真波形

对比两组波形可以看到，复制模块并不是固定地产生辅助信号，而是会根据参考单元的翻转情况进行判断。

当参考单元能够正常写入时，ASSIST_EN 一直保持无效，写辅助电路不启动。当参考单元在采样窗口内没有完成翻转时，ASSIST_EN 被拉高，随后开启写辅助。

5.5　CIM 计算仿真

如图 5.9 和图 5.10 所示，图中桶形移位器的输入 D[7:0]由 00000000 变为 00000001，控制信号 S[2:0]依次从 000 变化到 111。对应输出 Y[7:0]依次得到 00000001、00000010、00000100、00001000、00010000、00100000、01000000 和 10000000。该结果与 0 至 7 位逻辑左移相符。

加法树部分给出了 A[7:0]、B[7:0]、C0、C9、S[7:0]和 SQ[7:0]的变化情况。输入数据变化后，S[7:0]先产生组合加法结果。随后在时钟有效边沿后，SQ[7:0]锁存稳定输出。

从两组波形可以看到，部分信号在切换瞬间存在短暂过渡。这主要与低电压下多级选择器和前缀加法网络的路径延迟有关。信号稳定后，输出码值仍然正确。因此，桶形移位器可以完成部分积移位，加法树也可以完成低 8 位加法和寄存输出。



图 5.9　0.535V 条件下加法树仿真波形



图 5.10　0.535V 条件下桶形移位器仿真波形

如图 5.11 和图 5.12 所示，本文在 TT 工艺角、85℃条件下，对 CIM 阵列执行 00101101×00001111运算时的输出波形进行了仿真。其中，图 5.9 为 1.8V 标准供电条件下的仿真结果，图 5.10 为 0.535V 近阈值供电并开启写辅助后的仿真结果。按顺序为移位器输出 shift[7:0]、累加器输出 sum[7:0]、时钟 clk 和复位信号 rst。



图 5.11　1.8V 条件下 CIM 阵列单次乘法运算波形



图 5.12　0.535V 条件下开启写辅助的 CIM 阵列单次乘法运算波形

在 1.8V 供电条件下，电路具有较充足的时序裕度。复位信号首先对累加寄存器进行初始化，使 sum[7:0]从 00000000 开始。随后，CIM 模块按照乘数00001111的有效位依次进行移位累加。由于乘数低四位均为 1，因此 SRAM 读出的权重数据00101101会依次左移 0 位、1 位、2 位和 3 位，并作为部分积参与累加。对应的移位结果分别为 00101101、01011010、10110100 和 01101000。在各个时钟边沿后，累加结果依次更新为 00101101、10000111、00111011 和 10100011。

由于加法器仅能保留低 8 位，因此图中 sum[7:0]为 8 位输出对应完整乘积的低 8 位。完整计算应为：00101101X00001111=0000001010100011 其低 8 位为 10100011，与图 5.11 中最终锁存结果一致。

当供电电压降低至 0.535V 时，晶体管驱动能力下降，组合逻辑和时序单元的延迟明显增加，因此计算周期需要相应拉长。从图 5.12 可以看到，低电压下 shift[7:0]等组合逻辑信号在切换过程中出现了更明显的短暂毛刺，这是由于移位器和加法器内部各路径延迟不一致造成的。不过，在有效时钟边沿到来前，累加输入已经稳定，最终 sum[7:0]仍然依次完成正确更新，并得到与 1.8V 条件下一致的低 8 位结果 10100011。

该结果说明，在开启写辅助并适当放宽时序后，CIM 可以在 0.535V 近阈值电压下保持正确工作。结合前文单元级最低可写电压分析可以看出，SRAM 单元的最低可写电压并不能直接等同于阵列级 CIM 的最低工作电压。阵列工作时还会受到字线、位线、写驱动、读出电路、移位器、加法器和寄存器等外围模块的影响。在 0.535V 条件下，若不采用写辅助，SRAM 单元已经无法写入；开启写辅助后，单元原有锁存能力被短时间削弱，实现了权重成功写入。

图 5.13 给出了相同 PVT 条件下，CIM 在 1.8V、0.55V 以及 0.535V 开启写辅助三种工作点下的资源消耗对比。图例中 Average Power 为统计窗口内的平均功耗，Average Energy 为完成单次计算任务所需的平均能耗，Time required 表示完成该次计算所需时间。



图 5.13　不同供电电压下 CIM 阵列功耗、能耗和计算时间对比

从 1.8V 和 0.55V 的结果对比可以看出，降低供电电压能够明显降低系统功耗和能耗。在 0.55V 条件下，平均功耗相比 1.8V 下降 95.5%，平均能耗下降 91.7%。这主要是因为数字电路动态功耗与供电电压平方近似相关，电压降低后节点翻转能耗明显减小。但低电压也会降低晶体管开关速度，使逻辑延迟增加，因此完成同一计算任务

所需时间增加了 50.0%。

进一步比较 0.55V 和 0.535V 开启写辅助后的结果可以看到，写辅助使 CIM 能够在更低供电电压下工作。相比 0.55V，0.535V 条件下平均功耗继续下降 8.6%，平均能耗下降 8.5%。不过，由于此时电路已经接近近阈值工作区，晶体管驱动能力进一步下降，计算时间又增加了 27.8%。

综合图 5.9 至图 5.13 可以看出，本文设计的 SRAM-CIM 阵列在 1.8V 标准电压和 0.535V 近阈值电压下均能得到正确的低 8 位计算结果。同时，低电压工作能够显著降低功耗和能耗，但会增加计算延时。写辅助的作用在于进一步降低 SRAM 阵列的写入电压下限，使 CIM 阵列能够在更低供电电压下完成正确写入和计算。对于对实时性要求不高、但对能耗较敏感的边缘推理或物联网终端应用，该结构具有一定适用性。

5.6 系统稳定性仿真

为验证 CIM 阵列在不同工艺角、电源电压和温度条件下的计算情况，本文分别在 FF、TT 和 SS 三种工艺角下进行随机向量仿真。每个工作点选取 100 组随机输入向量，并将电路输出结果与理论计算结果进行比较。仿真电压设置为 0.5V、0.55V、0.6V 和 0.65V，温度设置为 25℃、85℃和 125℃。图 5.14 至图 5.16 给出了不同条件下的测试结果，其中绿色表示该工作点下正确率大于等于 50%，红色表示正确率低于 50%。计算周期以图 4.4 为例，即 110ns 为限。



图 5.14　FF 工艺角下 CIM 阵列计算正确率分布



图 5.15　TT 工艺角下 CIM 阵列计算正确率分布



图 5.16　SS 工艺角下 CIM 阵列计算正确率分布

图 5.14 所示，为 FF 工艺角下的仿真结果。可以看到，在 FF 工艺角下，CIM 阵列整体低电压工作能力较好。除 0.5V、25℃条件下未达到设定正确率门限外，其余测试点均表现为通过状态。即使在 85℃和 125℃条件下，供电电压降低到 0.5V，电路仍能保持一定计算能力。

图 5.14 所示，获得了 TT 工艺角下的仿真结果。与 FF 工艺角相比，TT 工艺角下低电压失效区域有所扩大。在 0.5V、25℃和 0.5V、85℃条件下，CIM 计算正确率无法通过；当供电电压提高到 0.6V 后，三个温度点均可以通过测试。由此可以看出，在图 4.3 所示的时序和写辅助条件下，TT 工艺角的低电压工作边界大约位于 0.6V 附近。

SS 工艺角下的结果如图 5.16 所示。该工艺角下低电压失效最明显，在 0.5V 和 0.55V 条件下，三个温度点均未达到设定正确率门限。即使供电电压提高到 0.6V 和 0.65V，25℃条件下仍然表现为失效，而 85℃和 125℃条件下可以恢复到通过状态。这说明慢工艺角会明显降低电路的低电压工作能力，尤其在低温条件下，SRAM 写入、位线建立、组合逻辑传播以及触发器采样都更容易受到时序裕度不足的影响。

综合三种工艺角可以看出，CIM 阵列的计算结果对 PVT 条件较为敏感。整体趋

势为 FF 工艺角最好，TT 工艺角次之，SS 工艺角最差；随着供电电压升高，计算正确率明显改善。在本文仿真条件下，较高温度反而使部分近阈值工作点从失效转为通过，这说明在低电压范围内，器件阈值电压、迁移率、漏电流和逻辑延时等因素共同影响电路最终表现。上述结果说明，本文设计的 CIM 阵列在多数低电压工作点下能够完成有效计算，但在 SS 工艺角和 25℃条件下仍然存在明显限制，该组仿真验证了本文 CIM 阵列在低电压下的工作能力。

5.7 系统时序仿真

极端 PVT 环境下，计算时间会被延长，因此针对图 5.14-5.16 中的情况临界工作状态，进一步对计算时间进行优化扫描，扫描时间以 1ns 为最小时间步长，调整计算周期，取其最短可用计算时间，并换算得到该 PVT 条件下的系统最大工作频率。

如图表 5-7 所示，顺序依次为 0.5V/0.55V/0.6V/0.65V，其中 X 表示 SRAM 仍可完成基本读写，但计算单元最大频率低于 6.6MHz，计算速度过低。Y 表示该条件下 SRAM 读写功能无法稳定完成。

表 5.1 不同工艺角的最大频率（MHz）

PVT	25℃	85℃	125℃
FF	Y/34.4/45.4/66.6	31.2/43.4/58.8/83.3	47.6/58.2/71.3/100
TT	Y/Y/11.1/26.3	7.57/11.7/20.4/29.4	11.2/21.7/27.8/50
SS	Y/YY/Y	Y/Y/9.6/11.4	X/X/10.7/20.8

由表 5.1 可以看出，各工艺角下的最大工作频率随着电源电压整体呈上升趋势。在 FF 工艺角下，电路延迟较小。TT 工艺角下的结果处于中间水平，在低电压时仍存在部分失效，而在低电压条件下，SS 工艺角下，由于器件驱动能力较弱，失效较多。总体来看，该 CIM 阵列在可正常工作的 PVT 条件下，最大工作频率约为 7.57MHz 至 100MHz，且影响因素大体排序为工艺角>温度>电压。

6 论文总结

本文围绕低电压下 SRAM-CIM 阵列的写入失败和计算可靠性下降问题展开。设计采用 6T-SRAM 单元构成 8×8 存储阵列，阵列数据作为权重参与后续计算；外围通过桶形移位器、Brent-Kung 加法器和寄存反馈结构，实现多周期移位累加。针对低电压下 6T-SRAM 写入能力下降的问题，本文加入局部源端偏置写辅助电路，并配合复制检测模块判断辅助开启时机，以降低错误写入对 CIM 计算结果的影响。

在单元电路方面，本文完成了 6T-SRAM 单元尺寸设计及基本读写外围电路搭建，并对保持、读取和写入状态下的噪声容限进行仿真。结果表明，在 1.8V 供电下，保持态 SNM 为 0.5676V，读取态 RSNM 为 0.2957V，写入 0 和写入 1 的 WSNM 分别为 0.6519V 和 0.7430V，说明该尺寸下单元能够满足基本读写要求。外围电路部分完成了译码器、写驱动、预充、灵敏放大器和带复位端 D 型触发器设计，用于地址选择、数据写入、位线读出和结果锁存。

写辅助仿真结果表明，写辅助可以降低最低写入电压。在 SS 工艺角、25℃下，最低写入电压由 0.63V 降至 0.57V；在 TT 工艺角、125℃下，写入 0 的最低写入电压由 0.46V 降至 0.39V。CIM 计算仿真表明，电路在 1.8V 下能够完成数据读取、移位、累加和输出；在 0.535V 下，开启写辅助并延长计算周期后，仍可得到正确的低 8 位结果。功耗对比显示，低电压能够降低功耗和能耗，但会增加计算时间。

随机向量仿真结果表明，CIM 阵列的低电压工作能力受 PVT 条件、外围时序和阵列负载共同影响。FF 工艺角下器件驱动能力较强，读写和计算结果较稳定；TT 工艺角在 0.6V 及以上基本可以满足测试要求；SS 工艺角受驱动能力下降影响更明显，尤其在低温、低电压条件下，容易出现写入失败或计算结果错误。

总体来看，本文完成了 6T-SRAM 单元、写辅助电路、副本检测模块以及 CIM 外围计算逻辑的设计与仿真。结果说明，该结构在一定低电压范围内可以改善写入可靠性，并支持基本的存内计算功能。但在极端 PVT 条件下，系统仍存在计算周期变长和频率下降等问题。

后续工作可继续优化写辅助强度、检测窗口和外围计算时序，并进一步开展版图设计与后仿真验证，以评估寄生参数对面积、功耗和稳定性的影响。

7 参考文献

[1] 龚龙庆，徐伟栋，娄冕．SRAM 存内计算技术综述[J]．微电子学与计算机，2021，38(9):1-7.

[2] 陈业宽.基于 SRAM 的高能效比全数字存内计算架构及电路设计研究[D].浙江大学,2024.

[3] 郭昕婕, 王光燿, 王绍迪. 存内计算芯片研究进展及应用[J]. 电子与信息学报, 2023, 45(5): 1888-1898.

[4] 蔺智挺, 徐田, 童忠瑱, 等. 基于静态随机存取存储器的存内计算研究进展[J]. 电子与信息学报, 2022, 44(11): 4041-4057.

[5] 北京大学集成电路学院院长蔡一茂:存算一体助推 AI 新突破[N]. 中国计算机报, 2023-04-17: 003.

[6] Kim J H, Kang S haeng, Lee S, et al. Aquabolt-XL: Samsung HBM2-PIM with inmemory processing for ML accelerators and beyond[C]. IEEE Hot Chips 33 Symposium (HCS). 2021: 1-26.

[7] 申山．时序推测型 SRAM 的性能建模与评估[D]．江苏:东南大学，2021．

[8] 欧阳谢逸．基于 28nm LP(Low Power)平台的低功耗 SRAM 关键技术研究[D]．上海:上海交通大学，2021．

[9] 赵梦怡．位线泄漏电流补偿的 SRAM 存内计算电路设计[D]．安徽:安徽大学，2024．

[10] 肖剑峰. SRAM 存储器及其辅助电路的研究设计[D]. 广东:华南理工大学，2023.

[11] 王永俊．基于 SRAM 的存内减法计算电路设计[D]．安徽:安徽大学，2019．

[12] 杜园园．基于位线泄漏电流校准的 SRAM 存内计算电路优化设计[D]．安徽:安徽大学，2023．

[13] Bu S, Choi J.Charge-Recycled Low-PowerSRAMWith Integrated Write and Read Assist for Wearable Electronics Designed in 7-nm FinFET[J].IEEE Transactions on Circuits and Systems II :Express Briefs, 2017, 64(12):1432-1436.

[14] Do A T, Lee Z C, Wang B, Chang I J, Liu X, Kim T T H.0.2V8TSRAMWith PVT-Aware Bitline Sensing and Column-Based Data Randomization[J].IEEE Journal of Solid-State Circuits, 2016, 51(6):1487-1498.

[15] Wang P, Zhou K, Zhang H, Gong D.Design of replica bit line control circuit to optimize power for SRAM[J].Journal of Semiconductors, 2016, 37(12):125002.

[16] WANG J, WANG X, ECKERT C, et al. 14.2 A ComputeSRAMwith Bit-Serial Integer/Floating-Point Operations for Programmable In-MemoryVector Acceleration[C]//2019 IEEE International Solid- State Circuits Conference (ISSCC). 2019: 224–226.

[17] Dasgupta S, Gupta S, Choudhury M, Baishnab K L.6TSRAMcell analysis for DRVand read stability[J].Journal of Semiconductors, 2017, 38(2):025001.

[18] Priya G L, Saran P, Padhy S K, Agarwal P, Andrew Roobert A, Julus L J.Novel Low Power Cross-Coupled FET-Based Sense Amplifier Design for High-SpeedSRAMCircuits[J].Micromachines, 2023, 14(3):581.

[19] Nii K, Kobayashi K.An Energy Efficient 2-Read/Write 8T Dual-PortSRAMwith Disturbance Aware Self-Adjustable Replica Tracking Circuit[J].IEICE Transactions on Electronics, 2025, 108(10):525-535.

[20] Dimitrakopoulos G, Galanopoulos K, Mavroudis I, Nikolos D.Synthesis of approximate parallel prefix adders[J].IEEE Transactions onVery Large Scale Integration Systems, 2023, 31(8):1097-1110.